先进封装:英特尔、台积电、AMD、英伟达、三星竞逐Chiplet

先进封装:英特尔、台积电、AMD、英伟达、三星竞逐Chiplet

在今年的Hot Chips国际大会上,AMD谈到了其现有的小芯片(Chiplet)设计以及多层芯片的未来发展方向,并表示AMD有14种用于Chiplet的封装架构正在研发中。可见,AMD已经全面进入3D Chiplet时代。在先前的英特尔架构日中,英特尔发布下一代至强可扩展处理器(代号为“SapphireRapids”),即采用2.5D的嵌入式桥接解决方案,在Chiplet领域又迈出了关键一步。此外,台积电、AMD、赛灵思等芯片巨头厂商也开始纷纷入局Chiplet,形成了百家争鸣的场面。而事实上Chiplet早在10年前就已出现,为何在近两年却成为了巨头们竞逐的焦点?随着后摩尔时代的来临,对于先进封装的研发是否将替代先进工艺制造的研发?

巨头纷纷发布前沿封装技术

近年来,AMD、英特尔、台积电、英伟达等国际芯片巨头均开始纷纷入局Chiplet。同时,随着入局的企业越来越多,设计样本也越来越多,开发成本也开始下降,大大加速了Chiplet生态发展。据Omdia报告,到2024年,Chiplet的市场规模将达到58亿美元,2035年则超过570亿美元,Chiplet的全球市场规模将迎来快速增长。

作为代工界巨头的台积电,自然也在重兵押注,比三星、英特尔更早地采用了Chiplet的封装方式。台积电负责人向《中国电子报》记者介绍,台积电推出了3DFabric,搭载了完备的3D硅堆栈(3D Silicon Stacking)和先进的封装技术。3DFabric 是由台积电前端3D硅堆栈技术TSMC SoIC系统整合的芯片,是由基板晶圆上封装(Chip on Wafer on Substrate, CoWoS)与整合型扇出(Integrated Fan-Out, InFO)的后端3D导线连接技术所组成,从而能够为客户提供整合异质小芯片(Chiplet)的弹性解决方案。据了解,该项技术先后被用于赛灵思的FPGA、英伟达的GPU以及AMD的CPU。

在台积电诸多Chiplet的客户中,AMD无疑是这波Chiplet风潮的引领者。AMD高级副总裁、大中华区总裁潘晓明同《中国电子报》记者介绍,早在2017年,AMD在推出的处理器上便采用了Chiplet技术,将4个SoC相互连接。在下一代产品中又通过Infinity技术将8个7nm Chiplet 小芯片和1个12nm Chiplet I/O相互连接。近期,AMD也发布了其实验性的产品,即基于3D Chiplet技术的3D V-Cache。该技术使用台积电的3D Fabric先进封装技术,成功地将含有64MB L3 Cache的Chiplet以3D堆叠的形式与处理器封装在了一起,且已经有14种用于Chiplet的封装架构正在研发中。

作为全球排名第一的EDA解决方案供应商,新思科技也在致力于Chiplet解决方案的研发。新思科技向《中国电子报》记者表示,现有的各种单点工具只能解决3D IC设计中细枝末节的难题,为此新思科技推出了3D IC Compiler,为Chiplet的集成提供了统一的平台,为3D可视化、路径、探索、设计、实现、验证及签核提供了一体化的超高收敛性环境,能够将系统级信号、功耗和散热分析集成到同一套紧密结合的解决方案中。

对于中国半导体而言,Chiplet被视为中国与国外差距相对较小的先进封装技术,有望带领中国半导体产业在后摩尔时代实现质的突破,因此,Chiplet技术也成为了中国半导体企业的“宠儿”,纷纷走向Chiplet研发的道路。作为中国三大封测企业之一的长电科技,如今也在积极布局Chiplet技术。

长电科技首席技术长李春兴同《中国电子报》记者介绍,长电科技正在布局多维扇出集成技术XDFOITM(X-Dimensional Fan-out Integration, XDFOITM)。XDFOITM是一种以2.5D TSV-less为基本技术平台的封装技术,在线宽/线距可达到2μm/2μm 的同时,还可以实现多层布线层,以及2D/2.5D和3D多种异构封装,能够提供小芯片(Chiplet)及异构封装的系统封装解决方案。

竞逐Chiplet诉求各不相同

事实上,Chiplet并非是一个新的概念,早在十年前就已提出,为何如今成为芯片巨头们争相竞技的焦点?

据了解,在以往,设计一个系统级芯片的方法是从不同的IP供应商购买一些软核(代码)或硬核(版图)的IP,并结合自研的模块,集成为一个SoC,然后在某个芯片工艺节点上完成芯片设计和生产的完整流程。而Chiplet的出现,对于某些IP而言,不需要自己做设计和生产,只需要购买IP,然后在一个封装里集成起来,形成一个SiP(System in Package)。可见Chiplet也是IP的一种,但它是以硅片的形式提供的。

“Chiplet是通过系统级封装,使得更多的功能能够集成在一个系统中,从而实现更低的功耗。但是芯片巨头们入局Chiplet,实际上是有各自不同的诉求的。” 中科院微电子所副所长曹立强向《中国电子报》记者表示。

其一,随着摩尔定律的不断延伸,芯片也在不断向先进制程发展,流片费用变得越来越高昂,流片成功率也变得越来越低,因而芯片成本也在不断提升。但是,通过将大芯片拆成小芯粒,再通过SiP的手段将其合成一个再造芯片的方式,可以大大减少成本,还可以达到先进制程的功能。例如,Marvell 提出的Mochi 概念,便是采用Chiplet技术,可以最大程度降低成本,还能对芯片进行模块化设计,各个模块还可以重复利用。

其二,对于资本力量比较雄厚的芯片巨头而言,技术瓶颈往往是阻碍其发展的最大困境。随着芯片制程不断缩小,技术瓶颈也使得越来越多的芯片厂商选择推出先进制程进行竞争。许多厂商开始利用Chiplet的方式,把大芯片拆分,从而达到与先进制程相似的功能。例如,赛灵思3D IC 使用堆叠硅片互联 (SSI) 技术打破了摩尔定律的限制,且能够提供行业最高逻辑密度、带宽和片上资源及突破性的系统集成。

其三,对于资本力量雄厚,且技术能力过关的半导体企业,芯片良品率往往是制约其产品落地的关键因素。例如,AMD先前与台积电联合开发的5nm芯片,良率跌破50%,因此AMD选择采用Chiplet的方式大大提升了芯片良率。

其四,随着人工智能、大数据、云计算等新兴行业的兴起,存算一体的融合架构模式也成为了如今的市场所需,而这也是英特尔入局Chiplet的关键因素所在,利用Chiplet将不同的功能切开,再进行组合搭配,使得CPU能够在不同的情况下实现快速转换,从而正常运行。

“虽然巨头们使用Chiplet技术的理由各不相同,但是从侧面也反映出如今Chiplet技术得到了行业内的认可和重视。”曹立强说。

先进封装VS先进工艺制造

此前,封装技术往往被视为半导体产业链中技术含量最低的一道工序,而角逐的“主战场”往往是在芯片设计以及芯片制造的环节。然而,在即将到来的后摩尔时代,芯片先进制程逐渐突破物理极限,人们开始由先前的“如何把芯片变得更小”转变为“如何把芯片封得更小”,以Chiplet为首的先进封装技术随之浮出水面。

根据Yole预测,先进封装市场将在2022年时年营收大约可达329亿美元,届时市场规模将超过传统封装规模。先进封装市场的营收将以6.6%的年复合增长率成长,而传统封装市场年复合增长率仅为1.1%。可见,后摩尔时代让封装技术摇身一变成为占领芯片技术高地的关键一环。

然而,这是否意味着先进封装将超越先进工艺技术的发展?

虽然相比较于芯片设计以及芯片制造而言,芯片封装技术门槛较低,但这并不意味着先进封装技术更容易实现。“集成电路作为高技术型产业,任何一项新技术的出现都需要很长的时间来进行摸索。目前Chiplet还是一个比较新的技术,许多芯片玩家‘嗅’到了这个领域的市场机遇便开始纷纷入局,芯片设计企业、系统架构企业等纷纷开始做Chiplet,形成了新的生态环境,但如今这个生态环境还没有一个很好的领军企业来牵头,也使得如今Chiplet的生态环境还比较混乱,并不稳定。”曹立强说。

与此同时,曹立强认为,在集成电路领域中,没有先进和落后的技术,只有成熟工艺和先进工艺的区分,先进封装技术并不会取代先进工艺技术的发展,而是二者共同发展。

“任何技术的出现,都是有它的价值和意义的,只有最合适的技术,没有最好的技术。制造和封装二者之间并不是替代的关系,而是并存的关系,只是应用的领域不一样。对于Chiplet等先进封装技术而言,是对先进制造环节的一个必要补充手段,但是若没有先进制造作为前提条件,先进封装技术也仅仅是空中楼阁。” 曹立强说。

因此,对于中国半导体而言,尽管以Chiplet为首的封装技术,是如今中国半导体产业实现质的发展的关键,但是曹立强认为,仅仅通过先进封装技术,来弥补前道工序的不足,是远远不够的,因此,中国半导体在大力拓展先进封装技术的同时,也需要在先进制造方面努力发展,从而才能真正实现大的跨越。

发表评论

相关文章

//pagead2.googlesyndication.com/pagead/js/adsbygoogle.jshttps://www.googletagmanager.com/gtag/js?id=UA-108371172-1